การศึกษากระบวนการสร้างและคุณลักษณะทางไฟฟ้าของเอ็นมอสขนาด 0.5 ไมครอน
คำสำคัญ:
มอสเฟส, ซีมอส, สไปซ์บทคัดย่อ
บทความนี้ได้นำเสนอการศึกษากระบวนการสร้างและคุณลักษณะทางไฟฟ้าเอ็นมอสทรานซิสเตอร์ขนาดความยาวเกท 0.5 ไมครอน ที่เป็นโพลีซิลิคอนเกทชนิดเอ็น ได้แบ่งการศึกษาออกเป็น 3 ขั้นตอน เริ่มตั้งแต่ การจำลองกระบวนการสร้างเอ็นมอสโดยใช้โปรแกรม Sentaurus TCAD เพื่อคาดการณ์คุณลักษณะทางไฟฟ้า ด้วยการจำลองค่าปริมาณโดสการยิงฝังประจุสำหรับบ่อแยกชนิดพี, การจำลองปริมาณโดสการยิงฝังประจุสำหรับการปรับแรงดันขีดเริ่ม และการจำลองปริมาณโดสการยิงฝังประจุสำหรับการป้องกันพันช์ทรู ที่เงื่อนไขต่างๆ ที่มีผลต่อแรงดันขีดเริ่มของเอ็นมอสทรานซิสเตอร์ ขั้นตอนที่สอง นำผลจากการจำลองกระบวนการสร้างที่น่าสนใจมาเป็นเงื่อนไขที่ใช้สร้างลงบนแผ่นฐานรองซิลิคอน หลังจากทำการสร้างเอ็นมอสทรานซิสเตอร์ตามเงื่อนไขที่ออกแบบ ทำการวัดคุณลักษณะทางไฟฟ้า ในเงื่อนไขที่บ่อแยกชนิดพี ค่าปริมาณโดส 1×1012 cm-2 ค่าปริมาณโดสการยิงฝังประจุสำหรับการปรับแรงดันขีดเริ่ม 1.8×1012 cm-2 และค่าปริมาณโดสการยิงฝังประจุสำหรับการป้องกันพันช์ทรู 3×1012 cm-2 โดยเอ็นมอสทรานซิสเตอร์จากแผ่นเงื่อนไขดังกล่าวมีค่าแรงดันขีดเริ่ม 0.70 V ที่ค่ากระแสเดรนย่านอิ่มตัวที่ VDS=VGS= 3.3 V เท่ากับ 403 µA/µm ขั้นตอนสุดท้าย นำแผ่นเงื่อนไขดังกล่าวไปทำการถอดแบบจำลองพารามิเตอร์ระดับ 3 สำหรับให้นักออกแบบวงจรรวมได้นำไปใช้ต่อไปซึ่งเอ็นมอสทรานซิสเตอร์ขนาด 0.5 ไมครอน ที่สร้างได้นั้นถือได้ว่าเป็นเทคโนโลยีการสร้างเอ็นมอสทรานซิสเตอร์ที่มีขนาดเล็กที่สุดที่เคยสร้างในประเทศไทย
References
[2] SIA, The National Technology Roadmap For Semiconductor. San Jose, CA,1994.
[3] S. T. Ma, J. R. Brews, “Comparison of Deep-Submicrometer Conventional and Regtrograde n-MOSFET’s,” IEEE Transactions on Electron Devices, Vol. 47, No.8, August, 2000, pp. 1573-1579, Aug, 2000.
[4] I. De and C. M. Osburn, “Impact of Super-Steep-Regtrograde Channel Doping Profiles on the Performance of Scaled Devices,” IEEE Transactions on Electron Devices, Vol. 46, No. 8, pp. 1711-1717, August, 1999.
[5] N. Phongphanchanthra, A. Ruangphanit, N. Klunngien, W. Yamwong, S. Niemcharoen and S. Khunkhao, “Twin-Well 0.8 micron CMOS Technology Design and Simulatin Process for Fabrication,” Proceeding of Smart/Intelligent Materials and Nano Technology, pp. 288, April, 2008.
[6] P. Meesapawong, A. Ruangphanit, N. Phongphanchanthra and A. Poyai, “Devices Design, Fabrication and Characterizations of Submicron MOSFET for 0.8 CMOS Technology Development,” Laos Journal on Applied Science. Vol. 1, No. 1, pp. 488-491, 2006.
[7] N. Phongphanchanthra, A. Ruangphanit, N. Klunngien, W. Yamwong and S. Niemcahroen. “Development of 0.8 Micron CMOS Technology Process for Fabrication,” Proceeding of the 2nd international Conference on Functional Materials & Devices, pp. A154, June, 2008.
[8] A. Ruangphanit, N. Phongphanchanthra, P. Meesapawong, C. Hruanan, S. Niemcharoen and R. Muanghlua, “Device Design, Fabrication and Characterizations of 0.8 m CMOS Technology,” Proceeding of the International Conference on Electrical Engineering/Electronics, Computer, Telecommunications and Information Technology, pp. 137-140, May, 2007.
Downloads
เผยแพร่แล้ว
How to Cite
ฉบับ
บท
License
บทความที่ได้รับการตีพิมพ์เป็นลิขสิทธิ์ของคณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ข้อความที่ปรากฏในบทความแต่ละเรื่องในวารสารวิชาการเล่มนี้เป็นความคิดเห็นส่วนตัวของผู้เขียนแต่ละท่านไม่เกี่ยวข้องกับสถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง และคณาจารย์ท่านอื่นๆในสถาบันฯ แต่อย่างใด ความรับผิดชอบองค์ประกอบทั้งหมดของบทความแต่ละเรื่องเป็นของผู้เขียนแต่ละท่าน หากมีความผิดพลาดใดๆ ผู้เขียนแต่ละท่านจะรับผิดชอบบทความของตนเองแต่ผู้เดียว
