การออกแบบวงจรคูณสัญญาณแรงดันชนิด 4 ควอตแรนต์ แบบซีมอสโดยใช้เทคนิคกำลังสอง (Design of CMOS Four-Quadrant Voltage Signal Multiplier Circuit Using Square Technique)

Abstract

บทความนี้นำเสนอการออกแบบวงจรคูณสัญญาณแรงดันแบบซีมอสโดยใช้เทคนิคกำลังสอง การทำงานของวงจรจะอาศัยคุณสมบัติของ MOSFET ชนิดเอ็น (NMOS) และชนิดพี (PMOS) ที่มีการทำงานในช่วงอิ่มตัวเป็นพื้นฐานในการออกแบบ ซึ่งมีความสัมพันธ์ระหว่างกระแสและแรงดันเป็นไปตามกฎกำลังสอง โดยที่วงจรจะมีการทำงานในโหมดของแรงดันและสามารถทำงานได้โดยใช้แหล่งจ่ายไฟเลี้ยงต่ำเพียง ±1.2V วงจรมีค่าความสูญเสียรวมเท่ากับ 0.62 mW. ผลการเลียนแบบการทำงานสามารถยืนยันสมรรถนะของวงจรได้โดยใช้โปรแกรม PSpice

This article presents a design of CMOS voltage signal multiplier circuit using square technique. The operation principle of the circuit based on characteristic of NMOS and PMOS operate in saturation region. The realization method is based on the square-law characteristic. The proposed circuit operates in voltage mode. It operates with ±1.2V power supply. The circuit has lost total power dissipation 0.62 mW. The performances and simulation results of the circuit are discussed in detail and demonstrated by PSpice simulation program.