

วงจรแปลงสัญญาณรบกวนของกำลังสองเฉลี่ยเป็นสัญญาณไฟฟ้ากระแสตรง โหมดกระแส โดยใช้แรงดันไฟเลี้ยง 1.2 โวลต์ บริโภคกำลัง 1.25 นาโนวัตต์

A 1.2-V 1.25-nW current-mode true RMS-DC converter

พันธุ์ โคมพิทยา*

Pantre Kompitaya*

วิทยาลัยราชบุรณ มหาวิทยาลัยนครพนม นครพนม ประเทศไทย 48110

That Phanom College, Nakhon Phanom University, Nakhon Phanom, 48110 Thailand

*Corresponding Author: pantre@npu.ac.th

Received: 1 July 2017; Revised: 19 October 2017; Accepted: 27 October 2017; Available online: 1 December 2017

บทคัดย่อ

บทความนี้นำเสนอวงจรแปลงสัญญาณรบกวนของกำลังสองเฉลี่ยเป็นสัญญาณไฟฟ้ากระแสตรงที่ทำงานในโหมดกระแส โดยใช้หลักการทรานส์ลิเนียร์บนพื้นฐานการสังเคราะห์วงจรกำลังสอง/หารกระแส และวงจรกรองสัญญาณความถี่ต่ำผ่าน โดยใช้ออสซิลเลเตอร์ทำงานในสถานะอิ่มตัว และใช้กระบวนการคำนวณแบบอิมพลิตในการออกแบบวงจร พบว่า วงจรที่นำเสนอมีช่วงการทำงานอินพุตกว้าง (50 μ A) แรงดันไฟเลี้ยงต่ำ (1.20 V) อัตราการบริโภคกำลังต่ำ (1.25 nW) และค่าความคลาดเคลื่อนไม่เกินร้อยละ 1 ซึ่งผลการทดสอบถูกจำลองการทำงานด้วยโปรแกรม HSPICE แสดงประสิทธิภาพของวงจรและยืนยันความถูกต้องตามเทคนิคที่นำเสนอ

คำสำคัญ: รากของกำลังสองเฉลี่ย; โหมดกระแส; สถานะอิ่มตัว; กระบวนการคำนวณแบบอิมพลิต

Abstract

A current-mode true RMS-DC converter using translinear principle based on a novel synthesis of a current squarer/divider circuit and a low pass filter circuit is presented. The circuit employs CMOS transistors operating in saturation region and the implicit computation method is designed. They find that a wide input dynamic range (50 μ A), low supply voltage (1.2 V), low power consumption (1.25 nW), and low relative error less than 1%. Simulation results by HSPICE show high performance of the circuit and confirm the validity of the proposed technique.


Keywords: Root Mean Square (RMS); Current-mode; Saturation region; Implicit computation method

©2017 Sakon Nakhon Rajabhat University reserved

1. บทนำ

โดยทั่วไปการทำงานด้านวิศวกรรมไฟฟ้าสิ่งที่เกี่ยวข้องอยู่เสมอคือการวิเคราะห์แรงดันไฟฟ้าหรือกระแสไฟฟ้า แต่เนื่องจากแรงดันไฟฟ้ากระแสสลับ (Alternating current) นั้นมีการเปลี่ยนแปลงของระดับแรงดันตลอดเวลาตามคาบของเวลา ในการวัดแรงดันไฟฟ้ากระแสสลับจึงต้องมีการแปลงไฟฟ้ากระแสสลับให้เป็นไฟฟ้ากระแสตรง โดยใช้สมการแปลงสัญญาณรากของกำลังสองเฉลี่ย (Root Mean Square: RMS) เพื่อให้มีค่าที่สัมพันธ์กับปริมาณความร้อนหรือค่าพลังงานที่กระทำต่อภาระทางไฟฟ้า (Load) โดยใช้วงจรแปลงสัญญาณรากของกำลังสองเฉลี่ยเป็นสัญญาณไฟฟ้ากระแสตรง (True RMS-DC converter) ซึ่งวงจรดังกล่าวนี้ ได้มีการนำไปประยุกต์ใช้งานกันอย่างกว้างขวางในงานระบบโทรคมนาคม [1] ระบบเครื่องมือวัด [2] และในปัจจุบันได้มีกลุ่มบริษัทผู้ผลิตวงจรรวม (ICs) ได้พัฒนาออกแบบวงจรแปลงสัญญาณรากของกำลังสองเฉลี่ยเป็นสัญญาณไฟฟ้ากระแสตรงในรูปแบบวงจรรวม เช่น เบอร์ AD536 AD636 AD736 ของบริษัท Analog Devices, LTC1967 LTC1968 ของบริษัท Linear Technology หรือ เบอร์ LH0091 ของบริษัท National Semiconductor เป็นต้น ซึ่งพบว่าวงจรรวมดังกล่าวได้ถูกออกแบบขึ้นด้วยหลักการคล้ายกัน โดยทำงานโหมดแรงดัน และใช้แรงดันไฟเลี้ยงค่อนข้างสูง นอกจากนี้ยังมีการนำเสนอเทคนิคการออกแบบวงจรโดยใช้ทรานซิสเตอร์แบบไบโพลาร์ (BJT) หรือซีมอส (CMOS) [3 – 5] ที่ทำงานในสถานะอิ่มตัว ซึ่งใช้กระแสและแรงดันไฟเลี้ยงค่อนข้างสูง รวมถึงใช้ทรานซิสเตอร์จำนวนมาก ส่งผลให้อัตราการบริโภคกำลังสูง จึงไม่เหมาะสมสำหรับการนำไปพัฒนาหรือประยุกต์ใช้กับงานที่ต้องการวงจรที่มีขนาดเล็กและใช้งานที่แรงดันไฟเลี้ยงต่ำ

ดังนั้น เพื่อเป็นการแก้ปัญหาดังกล่าวทางผู้วิจัยจึงได้ออกแบบวงจรแปลงสัญญาณรากของกำลังสองเฉลี่ยเป็นสัญญาณไฟฟ้ากระแสตรงที่ทำงานโหมดกระแส โดยใช้ทรานซิสเตอร์แบบซีมอสทำงานในสถานะอิ่มตัว ด้วยกระบวนการคำนวณแบบอ้อม (Implicit computation method) ซึ่งเป็นกระบวนการที่ไม่ซับซ้อน รวมถึงใช้จำนวนทรานซิสเตอร์ไม่มาก ประกอบด้วยวงจรยกกำลังสอง/หารกระแส และวงจรกรองสัญญาณความถี่ต่ำผ่าน โดยอาศัยหลักการทรานส์ลิเนียร์ (Translinear principle) ในการออกแบบวงจรทำให้วงจรสังเคราะห์ได้ง่ายขึ้น จึงเป็นการเหมาะสมสำหรับสร้างเป็นวงจรรวม ดังแสดงในภาพที่ 1



ภาพที่ 1 บล็อกไดอะแกรมกระบวนการคำนวณแบบอ้อม [6]

โดยสัญญาณรากของกำลังสองเฉลี่ยที่วัดได้จะมีค่าเท่ากับสัญญาณไฟฟ้ากระแสตรง ซึ่งเราสามารถพิจารณาการคำนวณได้จากตารางที่ 1


ตารางที่ 1 ค่าสัญญาณรากของกำลังสองเฉลี่ยของสัญญาณไฟฟ้ารูปแบบต่างๆ

สัญญาณทางไฟฟ้า			
ค่ารากของกำลังสองเฉลี่ย (RMS value)	$\frac{E_m}{\sqrt{2}}$	$\frac{E_m}{\sqrt{3}}$	E_m

2. อุปกรณ์และวิธีดำเนินการวิจัย

วงจรยกกำลังสอง/หารกระแส

วงจรยกกำลังสอง/หารกระแสที่นำเสนอ ดังแสดงในภาพที่ 2 จะอาศัยหลักการของทรานซิสเตอร์ ในการออกแบบวงจร โดยกำหนดให้อัตราส่วนของทรานซิสเตอร์ $M_1 - M_4$ มีค่าขนาดความกว้างและยาวประสิทธิภาพของช่องทางเดินกระแส (Effective channel width/lengthen: W/L) เท่ากันทุกตัว โดยที่ทรานซิสเตอร์ M_7 มีขนาดความกว้างประสิทธิภาพของช่องทางเดินกระแส เป็น 3 เท่า เมื่อเทียบกับขนาดของทรานซิสเตอร์ $M_5 - M_6$ ($3W_7/L_7 = W_{5,6}/L_{5,6}$) โดยกำหนดให้กระแสอินพุต I_{IN} ที่ใช้ทดสอบคุณสมบัติของวงจรมีค่าสัมบูรณ์ (Absolute value) เนื่องจากวงจรยกกำลังสอง/หารกระแสที่นำเสนอ ออกแบบการทำงาน 1 จตุภาค (One-quadrant) ดังนั้น จากกฎกระแสและแรงดันไฟฟ้าของเคอร์ชอฟฟ์ (Kirchoff current-voltage law) เราสามารถแสดงสมการความสัมพันธ์ระหว่างกระแสและแรงดันได้ดังสมการที่ (1) – (7) ตามลำดับ



ภาพที่ 2 วงจรยกกำลังสอง/หารกระแส [7]

จากวงจรดังภาพที่ 2 เมื่อกำหนดให้ทรานซิสเตอร์ทุกตัวทำงานในสภาวะอิ่มตัว โดยไม่พิจารณาถึงผลของฐานรอง (Body-effect) และการมอดูเลตความยาวของช่องนำกระแส (Channel length modulation) จะสามารถแสดงสมการของวงจรได้ คือ

$$I_O = 3I_{IN} - I_B \quad (1)$$

เมื่ออาศัยหลักการของทรานซิสเตอร์ในการออกแบบวงจร จะสามารถพิจารณาความสัมพันธ์ของแรงดันที่ขาเกต-ซอร์ส (V_{GS}) ของทรานซิสเตอร์ $M_1 - M_4$ ได้ คือ

$$V_{GS1} + V_{GS3} = V_{GS2} + V_{GS4} \quad (2)$$

จากสมการที่ (2) เราสามารถแสดงความสัมพันธ์ของกระแสได้ คือ

$$\sqrt{I_1} + \sqrt{I_3} = \sqrt{I_2} + \sqrt{I_4} \quad (3)$$

เมื่อ $I_1 = I_3 = I_{IN}$, $I_2 = I_O$ และ $I_4 = I_B$ จะได้

$$2\sqrt{I_{IN}} = \sqrt{I_B} + \sqrt{I_O} \quad (4)$$

จากสมการที่ (4) ทำการยกกำลังสองทั้ง 2 ข้าง และจัดรูปสมการใหม่ จะได้

$$I_O = 4I_{IN} - I_B - 2\sqrt{I_B I_O} \quad (5)$$

แทนค่ากระแส I_O จากสมการที่ (1) ลงในสมการที่ (5) ด้านขวามือ จะได้

$$I_{IN} = 2\sqrt{I_B I_O} \quad (6)$$

จากสมการที่ (6) ทำการยกกำลังสองทั้ง 2 ข้าง และจัดรูปสมการใหม่ จะได้


$$I_O = \frac{I_{IN}^2}{4I_B} \quad (7)$$

เมื่อกำหนดให้ขนาดความกว้างประสิทธิภาพของทางเดินกระแสทรานซิสเตอร์ M_8 มีขนาด 4 เท่า เมื่อเทียบกับขนาดของทรานซิสเตอร์ $M_1 - M_4$ ($4W_8/L_8 = W_{1-4}/L_{1-4}$) เราจะสามารถพิจารณาสมการกระแสเอาต์พุตของวงจรได้ คือ

$$I_{SQ} = \frac{I_{IN}^2}{I_B} \quad (8)$$

เมื่อกำหนดให้กระแส I_{IN} คือ กระแสอินพุตของวงจร I_B คือ ไฟฟ้ากระแสตรงไบอัสคงที่ของวงจร และกระแส I_{SQ} คือ กระแสเอาต์พุตของวงจรยกกำลังสอง ตามลำดับ

วงจรแปลงสัญญาณรากของกำลังสองเฉลี่ยเป็นสัญญาณไฟฟ้ากระแสตรง



ภาพที่ 3 วงจรแปลงสัญญาณรากของกำลังสองเฉลี่ยเป็นสัญญาณไฟฟ้ากระแสตรง

หลักการออกแบบวงจรแปลงสัญญาณรบกวนของกำลังสองเฉลี่ยเป็นสัญญาณไฟฟ้ากระแสตรงที่นำเสนอแสดงดังภาพที่ 3 โดยใช้เทคนิคกระบวนการคำนวณแบบอ้อม (ดังภาพที่ 1) ประกอบด้วยวงจรยกกำลังสอง/หารกระแส ($M_1 - M_4$) วงจรกรองสัญญาณความถี่ต่ำผ่าน อันดับหนึ่ง (M_{11} และ C_{AV}) และวงจรสะท้อนกระแส (CM1: $M_9 - M_{10}$ และ CM2: $M_{11} - M_{12}$) ซึ่งมีหลักการทำงาน กล่าวคือ เมื่อกระแสอินพุต I_{IN} ส่งผ่านเข้าสู่วงจรยกกำลังสอง/หารกระแส (ดังภาพที่ 2) จะได้สัญญาณกระแสยกกำลังสอง I_{SQ} ตามสมการที่ (8) จะถูกส่งผ่านต่อไปยังวงจรสะท้อนกระแส (CM1) ไปยังวงจรกรองสัญญาณความถี่ต่ำผ่าน ซึ่งจะได้สมการสัญญาณกระแส I_{AV} ดังสมการที่ (9) จากนั้นกระแสจะถูกแยกออกเป็นสองทางตามในภาพที่ 1 โดยทิศทางแรกกระแสจะถูกป้อนกลับโดยวงจรสะท้อนกระแส (CM2) เข้าสู่วงจรยกกำลังสอง/หารกระแส เพื่อทำหน้าที่เป็นกระแสไบอัสให้กับวงจร (จากภาพที่ 1 เมื่อ $I_B = I_{AV} = I_{RMS}$ แปรเปลี่ยนค่าตามกระแสอินพุต I_{IN} มีค่าดังสมการที่ (9) – (10)) และกระแสอีกทิศทางจะส่งผ่านเพื่อเป็นกระแสเอาต์พุต I_{RMS} ของวงจร ดังสมการที่ (10) ตามลำดับ

$$I_{AV} = \frac{1}{I_B \tau} \int_0^{\tau} I_{IN}^2(t) dt \quad (9)$$

เมื่อกำหนดให้ $\tau = \frac{C_{AV}}{g_{m11}}$ คือ ค่าเวลาคงที่ (Time constant) และ g_{m11} คือ ค่าความนำ (Transconductance) ของทรานซิสเตอร์ M_{11} และจากสมการที่ (9) จะสามารถจัดรูปสมการกระแส I_{RMS} ได้คือ

$$I_{RMS} = \sqrt{\frac{1}{\tau} \int_0^{\tau} I_{IN}^2(t) dt} \quad (10)$$

สำหรับการเลือกใช้ค่าตัวเก็บประจุ C_{AV} โดยมีจุดมุ่งหมายเพื่อลดค่าการกระเพื่อมของสัญญาณเอาต์พุต (Ripple) ที่ค่าความถี่ต่างๆ ให้น้อยลงนั้น สามารถคำนวณได้จาก [8]

$$C_{AV} \gg \frac{I_M}{4\pi V_T f_{(min)}} \quad (11)$$

เมื่อ I_M คือ ค่าขนาดสูงสุดของสัญญาณอินพุต $f_{(min)}$ คือ ค่าความถี่ต่ำสุดของสัญญาณอินพุตที่สนใจ V_T คือ แรงดัน $\cong 26$ mV ที่อุณหภูมิห้อง 300 °K


3. ผลและการอภิปรายผลการวิจัย

เพื่อเป็นการยืนยันสมรรถนะของวงจรที่นำเสนอ ได้จำลองการทำงานด้วยโปรแกรม HSPICE โดยใช้พารามิเตอร์ CMOS 0.18 μm LEVEL49 ของ BSIM ซึ่งกำหนดให้แรงดันไฟเลี้ยง $V_{DD} = 1.20$ V กระแสอินพุต $I_{IN} = 50$ μA ความถี่สัญญาณอินพุต 100 kHz และตัวเก็บประจุ $C_{AV} = 0.10$ μF โดยขนาดความกว้างและยาวประสิทธิภาพของช่องทางเดินกระแส (W/L) ของทรานซิสเตอร์แต่ละตัวที่นำมาใช้ออกแบบวงจรแสดงดังตารางที่ 2

ตารางที่ 2 ขนาดของทรานซิสเตอร์ที่ใช้ออกแบบวงจร


ทรานซิสเตอร์	ขนาด W/L
M1 - M4	2 μm / 0.5 μm
M5 - M6, M9 - M12	2 μm / 0.2 μm
M7	6 μm / 0.2 μm
M8	8 μm / 0.5 μm

ในการจำลองการทำงานของวงจรที่นำเสนอ จะทำการทดสอบคุณสมบัติผลตอบสนองทางเวลา (Transient) ของวงจร โดยป้อนกระแสอินพุตในรูปของสัญญาณไซน์ สัญญาณสามเหลี่ยม และสัญญาณสี่เหลี่ยม ซึ่งผลการทดสอบการทำงานของวงจรแสดงได้ดังภาพที่ 4(a) 4(b) และ 4(c) ตามลำดับ



ภาพที่ 4 ผลตอบสนองทางเวลากรณีแปรเปลี่ยนสัญญาณอินพุต (a) สัญญาณไซน์ (b) สัญญาณสามเหลี่ยม (c) สัญญาณสี่เหลี่ยม

จากผลการจำลองการทำงานของวงจรแปลงสัญญาณรากลของกำลังสองเฉลี่ยเป็นสัญญาณไฟฟ้ากระแสตรง ดังภาพที่ 4(a), 4(b) และ 4(c) พบว่า วงจรที่นำเสนอสามารถแปลงสัญญาณได้ทุกรูปแบบสัญญาณ โดยเมื่อสัญญาณอินพุตเป็นสัญญาณไซน์ สัญญาณสามเหลี่ยม และสัญญาณสี่เหลี่ยม สามารถวัดขนาดสัญญาณกระแส I_{RMS} ได้เท่ากับ 35.40 μA , 29 μA และ 50.05 μA โดยมีค่าความคลาดเคลื่อนที่คำนวณได้จากผลการจำลองการทำงาน ร้อยละ 0.12 0.46 และ 0.10 ตามลำดับ และอัตราการบริโภคกำลัง ณ ช่วงกระแสอินพุตสูงสุด (50 μA) และแรงดันไฟเลี้ยงสูงสุด (1.20 V) มีค่า 1.25 nW นอกจากนี้พบว่าหากเพิ่มค่าตัวเก็บประจุ C_{AV} ให้สูงขึ้นจะส่งผลให้การกระเพื่อมของสัญญาณเอาต์พุตมีค่าลดลงแต่การหน่วงเวลาของวงจรจะมีค่ามากขึ้น ซึ่งได้ทำการจำลองการทำงานดังภาพที่ 5 โดยแปรเปลี่ยนค่าตัวเก็บประจุ 0.01 μF , 0.10 μF และ 0.30 μF ตามลำดับ




ภาพที่ 5 ความสัมพันธ์ค่าตัวเก็บประจุ C_{AV} ต่อสัญญาณเอาต์พุตของวงจร

เพื่อเป็นการทดสอบคุณสมบัติความแม่นยำ (Accuracy) [9] ของวงจรที่นำเสนอ จะทำการทดลองด้วยการแปรค่าตัวประกอบค่ายอด (Crest Factor: CF) ที่ค่าแตกต่างกัน โดยจะกำหนดให้สัญญาณอินพุต I_M เป็นสัญญาณขบวนพัลส์ (Rectangular pulse train) มีขนาดสัญญาณอินพุตคงที่ $I_M = 10 \mu A$ และมีความกว้างของพัลส์คงที่ (Pulse width: t_1) เท่ากับ $100 \mu s$ ดังภาพที่ 6 จากนั้นแปรค่ารอบการทำงาน (Duty cycle) ตามตัวประกอบค่ายอด ตั้งแต่ 1 ถึง 10 ($CF = 1$ ถึง 10) ตามสมการที่ (12) – (13) ตามลำดับ

$$\eta = \text{Duty Cycle} = \frac{t_1}{T} \quad (12)$$


$$CF = \frac{1}{\sqrt{\eta}} \quad (13)$$

พบว่า สัญญาณกระแส I_{RMS} ที่วัดได้มีความแม่นยำสูง โดยที่ค่าตัวประกอบค่ายอด ตั้งแต่ 1 ถึง 3 มีค่าความผิดพลาดของการแปลงสัญญาณรบกวนของกำลังสองเฉลี่ยเป็นสัญญาณไฟฟ้ากระแสตรงต่ำกว่าร้อยละ 1.40 และในกรณีตัวประกอบค่ายอดตั้งแต่ 4 ถึง 10 มีค่าความผิดพลาดต่ำกว่าร้อยละ 2



ภาพที่ 6 กราฟความสัมพันธ์ค่าความผิดพลาดของการแปลงสัญญาณเทียบกับค่าตัวประกอบค่ายอด

นอกจากนี้เพื่อเป็นการทดสอบประสิทธิภาพของวงจรที่นำเสนอ ในกรณีแปรเปลี่ยนค่าพารามิเตอร์ทางกระบวนการผลิต แรงดันไฟเลี้ยง และอุณหภูมิ (Process Voltage and Temperature (PVT) variation) [10, 11] ซึ่งจะทำให้การจำลองการทำงาน โดยกำหนดให้สัญญาณอินพุตเป็นสัญญาณไซน์แปรเปลี่ยนช่วงการทำงานตามขนาดกระแส ($I_{IN} = 0.50 \mu\text{A}$ ถึง $50 \mu\text{A}$) จากนั้น แปรเปลี่ยนค่าตัวแปรพารามิเตอร์ทางกระบวนการผลิตภายในแบบจำลองซิมูเลชันซิสเตอร์ (CMOS Model parameters) ที่ ถูกกำหนดค่าแปรเปลี่ยนตัวแปรพารามิเตอร์ภายในโดย University of Berkeley พบว่า วงจรที่นำเสนอยังสามารถทำงานได้ดี มีค่าความคลาดเคลื่อนในการแปลงสัญญาณที่สามารถคำนวณได้จากผลการจำลองการทำงานเทียบกับทฤษฎีต่ำกว่าร้อยละ 10 ดังภาพที่ 7(a) เมื่อทำการแปรเปลี่ยนค่าแรงดันไฟเลี้ยง V_{DD} ให้ลดลงและเพิ่มขึ้นร้อยละ 10 พบว่า วงจรมีค่าความคลาดเคลื่อนในการแปลงสัญญาณต่ำกว่าร้อยละ 2.50 ดังภาพที่ 7(b) และเมื่อทำการแปรเปลี่ยนผลของอุณหภูมิด้วยโปรแกรมจำลองการทำงาน โดยกำหนดให้อุณหภูมิมีค่า 0°C , 27°C และ 70°C ตามลำดับ พบว่า วงจรที่นำเสนอมีค่าความคลาดเคลื่อนในการแปลงสัญญาณต่ำกว่าร้อยละ 5.50 ดังภาพที่ 7(c)



ภาพที่ 7 กราฟความสัมพันธ์ของกระแส I_{IN} เทียบกับกระแส I_{RMS} กรณีแปรเปลี่ยนค่าพารามิเตอร์ (a) กระบวนการผลิต (b) แรงดันไฟเลี้ยง (c) อุณหภูมิ

เพื่อเป็นการเปรียบเทียบคุณสมบัติของวงจรที่นำเสนอกับงานวิจัยที่มีการนำเสนอก่อนหน้านี้ [12, 13] โดยเลือกพิจารณาเปรียบเทียบกับงานวิจัยที่การทำงานในสภาวะอิมิตัวเหมือนกัน ซึ่งวงจรที่นำเสนอใช้หลักการทรานส์ลีนีร์ในการออกแบบวงจร โดยใช้เทคโนโลยีซิมูเลชันซิสเตอร์ $0.18 \mu\text{m}$ พบว่า วงจรที่นำเสนอมีข้อดีหลายประการเมื่อเทียบกับงานวิจัยที่มีการนำเสนอ ก่อนหน้านี้ กล่าวคือ ใช้แรงดันไฟเลี้ยงต่ำ (1.20 V) ช่วงการทำงานของกระแสอินพุตกว้าง ($0.5 \mu\text{A} - 50 \mu\text{A}$) ความคลาดเคลื่อน

ของการแปลงสัญญาณตลอดช่วงกระแสอินพุตต่ำ ($< 1\%$) อัตราการบริโภคกำลังต่ำมากในช่วงกระแสอินพุตสูงสุด (1.25 nW) และใช้ค่าตัวเก็บประจุน้อย (0.10 μF) รวมถึงจำนวนซีมอสทรานซิสเตอร์ที่ใช้ในการออกแบบวงจรน้อย (12 MOS) ซึ่งสรุปผลการเปรียบเทียบคุณสมบัติด้านต่างๆ ได้ดังตารางที่ 3

ตารางที่ 3 เปรียบเทียบคุณสมบัติวงจรที่น่าเสนอ

คุณสมบัติ	[12]	[13]	ที่น่าเสนอ
หลักการที่ใช้ออกแบบ	คลาสเอบี ทรานส์-คอนดัคแทนซ์	ทรานส์ลิเนียร์	ทรานส์ลิเนียร์
สภาวะการทำงานของวงจร	อิมิต์	อิมิต์	อิมิต์
เทคโนโลยีซีมอสทรานซิสเตอร์	0.50 μm	0.18 μm	0.18 μm
แรงดันไฟเลี้ยง	1.50 V	1.20 V	1.20 V
ช่วงการทำงานของกระแสอินพุต	12 μA – 22 μA	2.5 μA – 30 μA	0.5 μA – 50 μA
ความคลาดเคลื่อนของการแปลงสัญญาณ	$< 3\%$	$< 3\%$	$< 1\%$
การบริโภคกำลัง	ไม่รายงาน	100 μW	1.25 nW
ตัวเก็บประจุ	0.12 μF	0.30 μF	0.10 μF
จำนวนซีมอสทรานซิสเตอร์ที่ใช้ออกแบบ	40 MOS	18 MOS	12 MOS

4. สรุปผลการวิจัย

วงจรแปลงสัญญาณรากของกำลังสองเฉลี่ยเป็นสัญญาณไฟฟ้ากระแสตรงที่น่าเสนอ จากผลการจำลองการทำงาน จะเห็นได้ว่าวงจรสามารถทำงานได้ดีสอดคล้องตามทฤษฎี ภายใต้หลักการทรานส์ลิเนียร์ ที่ซีมอสทรานซิสเตอร์ทำงานโหมดกระแส ในสภาวะอิมิต์สามารถรองรับการทำงานของสัญญาณอินพุตได้ทุกรูปแบบของสัญญาณ โดยใช้ค่าตัวเก็บประจุไม่มาก (0.10 μF) มีค่าความคลาดเคลื่อนในการแปลงสัญญาณต่ำไม่เกินร้อยละ 1 แรงดันไฟเลี้ยงต่ำมาก (1.20 V) และอัตราการบริโภคกำลังต่ำมาก (1.25 nW) รวมถึงการทำงานภายใต้เงื่อนไขการแปรเปลี่ยนค่าพารามิเตอร์ทางกระบวนการผลิต แรงดันไฟเลี้ยง และอุณหภูมิ ไม่มีผลต่อการทำงานของวงจรมากนักจึงทำให้เหมาะที่จะนำไปพัฒนาในรูปแบบวงจรรวมต่อไป

5. References

- [1] N. Krishnapura, Large dynamic range dynamically biased log-domain filter, Ph.D. Arts and Sciences, Columbia University, New York, 2000.
- [2] S.A.P. Haddad, S. Gieltjes, R. Houben, W.A. Serdijn, An ultra low-power dynamic translinear cardiac sense amplifier for pacemakers, Proceedings of the International Symposium on Circuits and Systems, Bangkok, Thailand. 25 – 28 May 2003, 37 – 40.
- [3] W.S. Wey, Y.C. Huang, A CMOS delta-sigma true RMS converter, IEEE J. Sol.-St. Circ. 35(2) (2000) 248 – 257.
- [4] A.J. Lopez-Martin, A. Carlosena, A 1.5V current-mode CMOS RMS-to-DC converter, Analog Integr. Circ. Sig. Process. 36 (2003) 137 – 143.
- [5] E. Farshidi, A new low-voltage RMS converter based on current conveyors in MOS technology, IJLTC. 2(1) (2011) 88 – 92.

- [6] C. Kitckin, L. Counts, RMS to DC Conversion Application Guide, second ed., Analog Device, Norwood, 1986.
- [7] N.V. Karanjkar, R.R. Sahoo, M.S. Baghini, Comments on “Improved accuracy pseudo-exponential function generator with application in analog signal processing, IEEE Trans. Very Large Scale Integr. VLSI Syst. 18(9) (2010) 1381 – 1383.
- [8] K. Kaewdang, K. Kumwachara, W. Surakampontron, A translinear-based true RMS-to-DC converter using only npn BJTs, AEU Int. J. Electron. Commun. 63(6) (2009) 472 – 477.
- [9] H.L. Helms, Linear Integrated Circuit Devices: Source Book, Prentice-Hall, Englewood Cliffs: NJ, 1987.
- [10] N.H.E. Weste, D. Harris, CMOS VLSI Design: A Circuits and Systems Perspective, third ed., Pearson Education Inc., Boston, 2005.
- [11] M.R. Dhavale, A.H. Ansari, Minimization of leakage power using process, voltage and temperature (PVT) variations, Int. J. Recent Develop. Eng. Technol. 2 (2014) 25 – 31.
- [12] C.A. De La Cruz-Blas, A. Lopez-Martin, A. Carlosena, J. Ramirez-angulo, 1.5-V current-mode CMOS true RMS-DC converter based on class-AB transconductors, IEEE Trans. Circuits Syst. II Express Briefs. 52(7) (2005) 376 – 379.
- [13] E. Farshidi, H. Asiaban, A new true RMS-to-DC converter using up-down translinear loop in CMOS technology, Analog Integr. Circ. Sig. Process. 70 (2012) 385 – 390.