

วงจรรากที่สองแบบซีมอสที่ทำงานได้ 2 โหมด Two-mode CMOS square-rooting circuits

อิทธิพงษ์ ชัยสายัณห์ และ สมเกียรติ เพียงพรานทอง
Ittipong Chaisayun and Somkiat Piangprantong

สาขาวิชาวิศวกรรมไฟฟ้า คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเอเชียอาคเนย์
19/1 ถนนเพชรเกษม เขตหนองแขม กรุงเทพฯ 10160
ผู้พิมพ์ประสานงาน อีเมล: ittipongc@sau.ac.th

วันที่รับบทความ: 29 สิงหาคม 2563 / วันที่แก้ไขบทความ: 24 พฤศจิกายน 2563 / วันที่ตอบรับการตีพิมพ์: 27 พฤศจิกายน 2563

บทคัดย่อ บทความนี้เป็นการออกแบบวงจรรากที่สองจำนวนสองวงจรโดยใช้เทคนิคการป้อนกลับแบบลบของวงจรรำงสอง วงจรแรกรับอินพุตเป็นสัญญาณกระแสและให้เอาต์พุตเป็นสัญญาณแรงดัน สองเอาต์พุตที่มีเฟสตรงข้ามกัน วงจรที่สองรับอินพุตเป็นสัญญาณกระแสและให้เอาต์พุตเป็นสัญญาณกระแส ลักษณะเด่นที่สำคัญของวงจรรากที่สองทั้งสองวงจรถือว่า วงจรทั้งคู่ใช้ทรานซิสเตอร์แบบซีมอสที่สามารถทำงานได้ทั้งช่วง strong inversion เมื่อใช้ไฟเลี้ยงประมาณ $3V_T$ และ weak inversion เมื่อใช้ไฟเลี้ยงประมาณ V_T การทดสอบการทำงานของวงจรรำงใช้โปรแกรม SPICE ได้ผลลัพธ์ที่สอดคล้องกับการวิเคราะห์ทางทฤษฎี

คำสำคัญ: วงจรรากที่สอง, ซีมอสทรานซิสเตอร์, วงจรรำงสอง

Abstract Two square-rooting circuits based on negative feedback technique are proposed. The first circuit gives two output voltage signals proportional to the square root of input current, and the second circuit gives the output current signal proportional to the square root of input current. Moreover, all CMOS transistor of both circuits can work in both saturation region at the used supply voltage of $3V_T$ and subthreshold at the used supply voltage of V_T . Simulation results by SPICE program agree well with theoretical anticipation.

Keywords: square-rooting circuit, CMOS transistor, squarer


1. บทนำ

วงจรรวมที่สองเป็นวงจรรวมหนึ่งที่ได้ถูกนำไปใช้งานอย่างกว้างขวางในหลายๆด้าน เช่นในระบบการวัด เครื่องมือวัด และระบบโครงข่ายประสาทเทียม[1] เมื่อไม่นานนี้ วงจรรวมที่สองหลายแบบที่สร้างจากอุปกรณ์ที่หาซื้อได้ง่ายในท้องตลาดได้ถูกนำเสนอ เช่นวงจรรวมที่สอง[2]ที่สร้างโดยใช้ออปแอมป์ และทรานซิสเตอร์แบบไบโพลาร์ วงจรรวมที่สอง[3] ที่สร้างโดยใช้วงจรรวมสองขั้วที่สอง วงจรรวมที่สอง[4] ที่สร้างโดยใช้วงจรรวมสองขั้วความนำ วงจรรวมที่สอง[5] สร้างโดยใช้กระแสที่แหล่งจ่ายไฟเลี้ยงจ่ายให้ออปแอมป์ วงจรรวมที่สอง[6]สร้างจากหลักการ dual slope และ วงจรรวมที่สอง[7] สร้างโดยใช้ออปแอมป์ และทรานซิสเตอร์แบบซิมอส แต่วงจรรวมที่สองทั้งหมดที่กล่าว[2-7] ไม่เหมาะสำหรับการสร้างเป็นวงจรรวมเพราะวงจรมีขนาดใหญ่ ขณะที่ความต้องการของเทคโนโลยีในปัจจุบันและในอนาคต มีความพยายามที่จะสร้างอุปกรณ์ที่มีขนาดเล็ก ประหยัดพลังงานและสามารถพกพาได้ ส่งผลให้ทรานซิสเตอร์แบบซิมอสเป็นตัวเลือกที่ดีที่สุดในการออกแบบวงจร เพราะสามารถทำงานที่แรงดันไฟเลี้ยงต่ำได้ กินกำลังไฟต่ำ และตอบสนองความถี่ที่สูง ที่ผ่านมามีการนำเสนอวงจรรวมที่สองที่ใช้ทรานซิสเตอร์แบบซิมอส [8-11] แต่บางบทความยังไม่สามารถทำงานที่แรงดันไฟเลี้ยงต่ำมากได้ และเมื่อเร็วๆนี้บทความ[12] ได้นำเสนอวงจรรวมที่สองที่ใช้แรงดันไฟเลี้ยงที่ต่ำมาก ประมาณ $2V_T$ และใช้จำนวนทรานซิสเตอร์ที่น้อย แต่มีข้อจำกัดคือวงจรมีค่าใช้แหล่งจ่ายกระแสที่มีขนาดเป็นสัดส่วนกับแรงดันไฟเลี้ยง ทำให้เมื่อเปลี่ยนค่าแรงดันไฟเลี้ยงก็ต้องปรับค่าแหล่งจ่ายกระแสใหม่ แต่ในบทความนี้ เราได้นำเสนอวงจรรวมที่สองที่สามารถทำงานที่แรงดันไฟเลี้ยงกว้างและสามารถเปลี่ยนค่าแรงดันไฟเลี้ยงได้โดยไม่ต้องเปลี่ยนแปลงอะไรเลย ทำให้สะดวกในการใช้งานมาก บทความนี้ได้นำเสนอวงจรรวมที่สอง

จำนวน สองวงจรรวมที่สามารถทำงานได้ทั้งช่วง strong inversion ซึ่งใช้ไฟเลี้ยงประมาณ $3V_T$ และ weak inversion ซึ่งใช้ไฟเลี้ยงประมาณ V_T โดยที่ผ่านมาได้เคยมีการออกแบบให้วงจรรวมที่สองโหมดแบบนี้มาแล้วแต่เป็นวงจรรวมสัญญาณแบบอนาล็อก[14]

2. หลักการทำงาน

หลักการของวงจรรวมที่สองได้แสดงในบล็อกไดอะแกรมตามรูปที่ 1 โดยรูปที่ 1 ประกอบด้วยการป้อนกลับแบบลบของวงจรรวมกำลังสอง



รูปที่ 1 บล็อกไดอะแกรมของวงจรรวมที่สอง

การทำงานของวงจรรวมเริ่มจากการเปรียบเทียบกระแสอินพุตกับกระแสป้อนกลับที่มาจากวงจรรวมกำลังสอง โดยผลการเปรียบเทียบจะถูกเปลี่ยนเป็นแรงดันเอาต์พุตของวงจรรวมที่สองตามสมการที่ (1) จากนั้นแรงดันเอาต์พุตของวงจรรวมที่สองจะเป็นอินพุตของวงจรรวมกำลังสองแสดงในสมการที่ (2) ซึ่งเอาต์พุตของวงจรรวมกำลังสองถูกนำไปป้อนกลับเพื่อเปรียบเทียบกับกระแสอินพุตของวงจรรวมที่สอง

$$v_o = (i_i - i_f)r_o \tag{1}$$

$$i_f = Kv_o^2 \tag{2}$$

แทนสมการที่ (2) ใน (1) จะได้

$$\frac{v_o}{r_o} + Kv_o^2 = i_i \tag{3}$$

inversion คือช่วงแรงดัน $v_{GS} < V_T$ โดยรายละเอียดการวิเคราะห์สามารถดูได้จากบทความ [13]

2.1 วงจรเรกที่สองแบบ 2 แรงดันเอาต์พุตที่มีเฟสตรงข้ามกัน

เมื่อแทนวงจรถ้าลงในบล็อกไดอะแกรมรูปที่ 1 ด้วยวงจรรูปที่ 2 จะได้วงจรรากที่สองแบบใหม่แสดงดังรูปที่ 3 จากรูปที่ 3 กระแสอินพุตของวงจรรากที่สอง ถูกเปรียบเทียบกับกระแสเอาต์พุตของวงจรถิฟเฟอร์ซีล ผลการเปรียบเทียบกลายเป็นสัญญาณแรงดันที่ป้อนไปที่วงจรถิฟเฟอร์ซีลสัญญาณและส่งต่อให้วงจรถิฟเฟอร์ซีลเมื่อเปรียบวงจรรูปที่ 2 และ 3 เห็นว่ามีความคล้ายกันมากนั่นคือมีวงจรร้อยๆที่เหมือนกันแต่เปลี่ยนตำแหน่งอินพุตและเอาต์พุตและจุดต่อบางจุดในวงจรถิฟเฟอร์ซีลในกรณีที่ต้องการให้ทรานซิสเตอร์ทุกตัวทำงานในช่วงอิมิตัวของ strong inversion แรงดันไฟเลี้ยงควรกำหนดไว้ให้มีค่า $\geq 3V_T$ เพื่อมั่นใจว่าทรานซิสเตอร์ทุกตัวทำงานในช่วงอิมิตัว ของ strong inversion และสมการกระแสของทรานซิสเตอร์คือ

$$i_D = K(v_{GS} - V_T)^2 \quad (7)$$

$; v_{GS} > V_T, v_{DS} \geq v_{GS} - V_T > 0$

เมื่อ $K = \mu C_{OX} \frac{W}{L}$ คือค่าความนำของทรานซิสเตอร์ (K_N สำหรับทรานซิสเตอร์แบบ NMOS และ K_p สำหรับทรานซิสเตอร์แบบ PMOS), μ เป็นค่าความคล่องตัวของพาหะ C_{OX} คือค่าความจุของเกตออกไซด์ต่อพื้นที่ $\frac{W}{L}$ คือค่าความกว้างความยาวของช่องกระแส v_{GS} คือแรงดันเกต-ซอร์ส และ V_T คือแรงดันขีดเริ่ม ของทรานซิสเตอร์ (V_{TN} สำหรับทรานซิสเตอร์แบบ NMOS และ V_{TP} สำหรับทรานซิสเตอร์แบบ PMOS) ในกรณีที่ต้องการให้ทรานซิสเตอร์ทุกตัวทำงานในช่วงอิมิตัวของ weak

inversion แรงดันไฟเลี้ยงควรกำหนดไว้ให้มีค่า $\leq V_T$ เพื่อมั่นใจว่าทรานซิสเตอร์ทุกตัวทำงานในช่วงอิมิตัวของ weak inversion และสมการกระแสของทรานซิสเตอร์แสดงได้ใน (8)

$$i_D = I_{DO} \exp\left(\frac{V_{GS} - V_T}{nU_T}\right) \quad (8)$$


$; v_{GS} < V_T, v_{DS} > 4U_T$

จากอนุกรมของ Taylor ค่า e^x มีค่าเท่ากับ $\sum_{n=0}^{\infty} \frac{x^n}{n!}$ $\sum_{n=0}^{\infty} \frac{x^n}{n!}$ ทำให้สมการ(8) สามารถ เขียนได้ใหม่ดังนี้

$$i_D = I_{DO} \left(1 + \left(\frac{v_{GS} - V_T}{nU_T}\right) + \frac{1}{2} \left(\frac{v_{GS} - V_T}{nU_T}\right)^2 + \frac{1}{6} \left(\frac{v_{GS} - V_T}{nU_T}\right)^3 + 1 \right) \quad (9)$$

เมื่อออกแบบให้ $v_{GS} \ll 1$ กระแสเดรนสามารถประมาณค่าได้ดังนี้

$$i_D = I_{DO} \left(1 + \left(\frac{v_{GS} - V_T}{nU_T}\right) + \frac{1}{2} \left(\frac{v_{GS} - V_T}{nU_T}\right)^2 \right) \quad (10)$$



รูปที่ 3 วงจรรากที่สองแบบ 2 แรงดันเอาต์พุตที่มีเฟสตรงข้ามกัน

เนื่องจากวงจรถิฟเฟอร์ซีลได้ออกแบบให้ทำงานได้ทั้งช่วง strong inversion และ weak inversion ดังนั้นจำเป็นต้องวิเคราะห์ห้วงจรรทั้ง 2 กรณี

กรณีที่ 1 : เมื่อทรานซิสเตอร์ถูกไบอัสใน strong inversion ความสัมพันธ์ของกระแสอินพุตกับแรงดันเอาต์พุต v_{o1} และ v_{o2} แสดงได้ดังนี้

$$v_{o1} = \sqrt{\frac{i_{in}}{2K}} \quad (11)$$

$$v_{o1} = -\sqrt{\frac{i_{in}}{2K}} \quad (12)$$

สมการ (11) และ (12) แสดงว่าแรงดันเอาต์พุต v_{o1} มีค่าเท่ากับรากที่สองของกระแสอินพุต ขณะที่ v_{o2} มีค่าเท่ากับรากที่สองของกระแสอินพุตเช่นกันแต่มีค่าเป็นลบ

กรณีที่ 2 : เมื่อทรานซิสเตอร์ถูกไบอัสใน weak inversion ความสัมพันธ์ของกระแสอินพุตกับแรงดันเอาต์พุต v_{o1} และ v_{o2} แสดงได้ดังนี้


$$v_{o1} = nU_T \sqrt{\frac{i_{in}}{I_{DO}}} \quad (13)$$

$$v_{o2} = -nU_T \sqrt{\frac{i_{in}}{I_{DO}}} \quad (14)$$

สมการ (13) และ (14) แสดงว่าแรงดันเอาต์พุต v_{o1} มีค่าเท่ากับรากที่สองของกระแสอินพุต ขณะที่ v_{o2} มีค่าเท่ากับรากที่สองของกระแสอินพุตเช่นกันแต่มีค่าเป็นลบ

2.2 วงจรรากที่สองแบบกระแส

วงจรรากที่สองแบบกระแสนี้เป็นการพัฒนามาจากวงจรรากที่สองแบบ 2 แรงดันเอาต์พุตที่ผ่านมา โดยการเพิ่มวงจรแปลงแรงดันผลต่าง ($v_{o1} - v_{o2}$) เป็นกระแส i_{out} เข้าไป ทำให้วงจรได้ที่สามารถให้เอาต์พุตเป็นกระแส ดังแสดงในรูปที่ 4



รูปที่ 4 วงจรรากที่สองแบบกระแส

วงจรแปลงแรงดันเป็นกระแสประกอบด้วยทรานซิสเตอร์ M9- M12

$$i_{D10} - i_{D9} = i_{out} \quad (15)$$

กรณีที่ 1 แทนสมการ(15) ด้วยสมการ(7) (11) และ(12) จะได้ความสัมพันธ์ของแรงดันผลต่างกับกระแสเอาต์พุตคือ

$$i_{out} = 4K_p (V_{DD} - V_{TP})v_{o1} \quad (16)$$

และความสัมพันธ์ของกระแสอินพุตและเอาต์พุตคือ

$$i_{out} = K_p (V_{DD} - V_{TP}) \sqrt{\frac{8i_{in}}{K_N}} \quad (17)$$

สมการที่ (17) แสดงว่ากระแสเอาต์พุต i_{out} เป็นรากที่สองของกระแสอินพุต i_{in}

กรณีที่ 2 แทนสมการ(15) ด้วยสมการ(10) (13) และ (14) จะได้ความสัมพันธ์ของกระแสอินพุตและเอาต์พุตคือ

$$i_{out} = \frac{I_{DO}(V_{DD} + V_{TP} - nU_T)}{(nUT)^2} \sqrt{\frac{2i_{in}}{K_N}} \quad (18)$$

สมการที่(18) แสดงว่ากระแสเอาต์พุต i_{out} เป็นรากที่สองของกระแสอินพุต i_{in}

3. ผลการทดสอบ

วงจรรากที่สองในรูปที่ 3 และ 4 ได้ถูกจำลองการทำงานด้วยโปรแกรม SPICE โดยใช้แบบจำลองของ 0.25µm TSMC ที่มี $V_{TN}=0.42V$ และ $V_{TP}=-0.55V$ ในการทดสอบจะออกแบบให้วงจรรทำงานใน 2 กรณี กรณีที่ 1 ออกแบบให้ทรานซิสเตอร์ทุกตัวในวงจรรทำงานใน strong inversion โดยใช้แรงดันไฟเลี้ยง $V_{DD}=-V_{SS}=0.7V$ จะทำให้แรงดัน v_{GS} ของทรานซิสเตอร์แต่ละตัวมีค่าประมาณ 0.7 V ซึ่งมากกว่า V_{TN} และ $|V_{TP}|$ ความต้านทานโหลด $R_L=1k\Omega$ และกรณีที่ 2 ออกแบบให้ทรานซิสเตอร์ทุกตัวในวงจรรทำงานใน weak inversion โดยใช้แรงดันไฟเลี้ยง $V_{DD}=-V_{SS}=0.25V$ ทำให้แรงดัน v_{GS} ของทรานซิสเตอร์แต่ละตัวมีค่าประมาณ 0.25V ซึ่งน้อยกว่า V_{TN} และ $|V_{TP}|$ ความต้านทานโหลด $R_L=1M\Omega$ ขนาดทรานซิสเตอร์แสดงในตารางที่ 1

ตารางที่ 1 ขนาดของทรานซิสเตอร์

วงจรรากที่สองแบบสองแรงดันเอาต์พุต (รูปที่ 3)		วงจรรากที่สองแบบกระแส (รูปที่ 4)	
ทรานซิสเตอร์	W/L (µm/µm)	ทรานซิสเตอร์	W/L (µm/µm)
M1-M4	10/1	M1-M4	10/1
M5-M6	10/0.35	M5-M6	10/0.35
M7-M8	40/0.35	M7-M8	40/0.35
		M9-M10	40/0.7
		M11-M12	10/1

กรณีที่ 1 ออกแบบให้ทรานซิสเตอร์ทุกตัวในวงจรรทำงานใน strong inversion โดยใช้แรงดันไฟเลี้ยง $V_{DD}=-V_{SS}=0.7V$ คุณลักษณะสมบัติของวงจรรากที่สองแบบ 2 แรงดันเอาต์พุต (รูปที่ 3) แสดงในรูปที่ 5 โดยผลลัพธ์ของวงจรรถูกเปรียบเทียบกับค่าทฤษฎีเท่ากับ $\pm 26.5\sqrt{i_{in}}$ เมื่อ i_{in} มีค่าตั้งแต่ 0.1µA ถึง 300µA


ค่าความผิดพลาดสัมพัทธ์

$$(\% \text{ error}) = \left| \frac{X_i - X_s}{X_i} \right| \times 100\%$$


, X_i ค่าทฤษฎี X_s ค่า

ผลจำลองการทำงาน) ของรูปที่ 5 มีความผิดพลาดสัมพัทธ์เฉลี่ยประมาณ 1% รูปที่ 6 แสดงแรงดันเอาต์พุตเมื่ออินพุตเป็นสัญญาณสามเหลี่ยมขนาด 200µAp-p ความถี่ 50 kHz มีแรงดัน dc offset 100.1µA วงจรรกินกำลังไฟฟ้า 580µW คุณลักษณะสมบัติของวงจรรากที่สองแบบกระแส (รูปที่ 4) แสดงในรูปที่ 7 โดยผลลัพธ์ของวงจรรถูกเปรียบเทียบกับค่าทฤษฎีเท่ากับ $0.0253\sqrt{i_{in}}$ เมื่อ i_{in} มีค่าตั้งแต่ 0.1µA ถึง 300µA ค่าความผิดพลาดสัมพัทธ์แสดงในรูปที่ 7 ซึ่งมีค่าเฉลี่ยประมาณ 1% (เมื่อ i_{in} มีค่าตั้งแต่ 0.1µA ถึง 200µA) และมีค่าเฉลี่ยประมาณ 2.8% (เมื่อ i_{in} มีค่าตั้งแต่ 0.1µA ถึง 300µA) รูปที่ 8 แสดงกระแสเอาต์พุตเมื่ออินพุตเป็นสัญญาณสามเหลี่ยมขนาด 200µAp-p ความถี่ 50 kHz มีแรงดัน dc offset 100.1µA วงจรรกินกำลังไฟฟ้า 757µW


เมื่อเปรียบเทียบกระแสอินพุตปฏิบัติงานของรูปที่ 5 (ผลของวงจรรในรูปที่ 3) และรูปที่ 7 (ผลของวงจรรในรูปที่ 4) พบว่ารูปที่ 5 มีช่วงอินพุตปฏิบัติงานที่กว้างกว่านั้นเป็นเพราะในรูปที่ 7 เป็นผลของวงจรรรูปที่ 4 ที่มีวงจรรแปลงแรงดันผลต่างเป็นกระแสเพิ่มมาทำให้ลดทอนช่วงอินพุตปฏิบัติงานลง




รูปที่ 5 คุณสมบัติทางไฟตรงของวงจรรูปที่ 3 เปรียบเทียบกับค่าทฤษฎี (เท่ากับ $\pm 26.5\sqrt{i_{in}}$)



รูปที่ 6 เอาดักของวงจรรูปที่ 3 เมื่ออินพุตเป็นสัญญาณสามเหลี่ยมความถี่ 50 kHz




รูปที่ 7 คุณสมบัติทางไฟตรงของวงจรรูปที่ 4 เปรียบเทียบกับค่าทฤษฎี (เท่ากับ $\pm 0.0253\sqrt{i_{in}}$)




รูปที่ 8 เอาดักของวงจรรูปที่ 4 เมื่ออินพุตเป็นสัญญาณสามเหลี่ยมความถี่ 50 kHz


กรณีนี้ที่ 2 ออกแบบให้ทรานซิสเตอร์ทุกตัวในวงจรทำงานใน weak inversion โดยใช้แรงดันไฟเลี้ยง $V_{DD} = -V_{SS} = 0.25V$ คุณลักษณะสมบัติของวงจรรูปที่ 2 แสดงแบบ 2 แรงดันเอาต์พุต (รูปที่ 3) แสดงในรูปที่ 9 โดยผลลัพธ์ของวงจรถูกเปรียบเทียบกับค่าทฤษฎีเท่ากับ $\pm 300\sqrt{i_{in}}$ เมื่อ i_{in} มีค่าตั้งแต่ 0.01nA ถึง 20nA ค่าความผิดพลาดสัมพัทธ์ในรูปที่ 9 มีความผิดพลาดสัมพัทธ์เฉลี่ยประมาณ 1.32% รูปที่ 10 แสดงแรงดันเอาต์พุตเมื่ออินพุตเป็นสัญญาณสามเหลี่ยมขนาด 20nAp-p ความถี่ 1 kHz มีแรงดัน dc offset 10.01 nA วงจรกินกำลังไฟฟ้า 34.4 nW คุณลักษณะสมบัติของวงจรรูปที่ 2 แสดงแบบกระแส (รูปที่ 4) แสดงในรูปที่ 11 โดยผลลัพธ์ของวงจรถูกเปรียบเทียบกับค่าทฤษฎีเท่ากับ $\pm 0.000036\sqrt{i_{in}}$ เมื่อ i_{in} มีค่าตั้งแต่ 0.01nA ถึง 20nA ค่าความผิดพลาดสัมพัทธ์ของรูปที่ 11 มีค่าเฉลี่ยประมาณ 2.4% (เมื่อ i_{in} มีค่าตั้งแต่ 0.01nA ถึง 10nA) และมีค่าเฉลี่ยประมาณ 4.5% (เมื่อ i_{in} มีค่าตั้งแต่ 0.01nA ถึง 20nA) รูปที่ 12 แสดงกระแสเอาต์พุตเมื่ออินพุตเป็นสัญญาณสามเหลี่ยมขนาด 20nAp-p ความถี่ 1 kHz มีแรงดัน dc offset 10.01 nA วงจรกินกำลังไฟฟ้า 53 nW เมื่อเปรียบเทียบช่วงอินพุตปฏิบัติงานของวงจรรูปที่ 9 และรูปที่ 11 พบว่ารูปที่ 9 มีช่วงอินพุตปฏิบัติงานที่กว้างกว่า สาเหตุเพราะในรูปที่ 11 เป็นผลของวงจรรูปที่ 4 ที่มีการเพิ่มวงจรแปลงแรงดันเป็นกระแสเข้ามาทำให้ลดทอนช่วงอินพุตปฏิบัติงานแคบลงและนอกจากนี้ วงจรทำงานในช่วง weak inversion ค่าสมการกระแสเดรนที่ได้เป็นค่าประมาณอนุกรมเทเลอร์ตามสมการที่ (9) และ(10) โดยที่เมื่ออินพุตมีค่าเพิ่มขึ้น จะทำให้มีความคลาดเคลื่อนมากตาม




รูปที่ 9 คุณสมบัติทางไฟตรงของวงจรรูปที่ 3 เปรียบเทียบกับค่าทฤษฎี (เท่ากับ $\pm 300\sqrt{i_{in}}$)



รูปที่ 12 เอาต์พุตของวงจรรูปที่ 4 เมื่ออินพุตเป็น สัญญาณสามเหลี่ยมความถี่ 1kHz



รูปที่ 10 เอาต์พุตของวงจรรูปที่ 3 เมื่ออินพุตเป็น สัญญาณสามเหลี่ยมความถี่ 1kHz



รูปที่ 11 คุณสมบัติทางไฟตรงของวงจรรูปที่ 4 เปรียบเทียบกับค่าทฤษฎี (เท่ากับ $\pm 0.000036\sqrt{i_{in}}$)

ตารางที่ 2 เปรียบเทียบวงจรรูปที่ 3 งานวิจัยอื่นที่ผ่านมา

ปัจจัย	Fig. 3	Ref [11]	Ref [12]
แรงดันไฟเลี้ยง	$\pm 0.7V^*$	$\pm 0.7V$	$\pm 0.5V$
	$\pm 0.25V^{**}$		
ช่วงอินพุต	$300 \mu A^*$	$50 \mu A$	$30 \mu A$
	$20 nA^{**}$		
ช่วงเอาต์พุต	$0.48V^*$	$0.45V$	$0.18V$
	$0.04V^{**}$		
จำนวนทรานซิสเตอร์	8	3	5
จำนวนแหล่งจ่ายกระแส	-	1	1
ต้นทุน	สูงสุด	ต่ำสุด	ปานกลาง
กำลังไฟฟ้าที่สูญเสีย	$580\mu W^*$	$1.6\mu w$	$24.7\mu w$
	$34nW^{**}$		
มี 2 แรงดันเอาต์พุต	yes	no	yes
เทคโนโลยี(μm)	0.25	0.25	0.25

*กรณีที่ 1

**กรณีที่ 2

ตารางที่ 2 แสดงการเปรียบเทียบวงจรรูปที่ 3 กับงานวิจัยอื่นที่ผ่านมาที่มีอินพุตเป็นกระแสและเอาต์พุตเป็นแรงดัน จากข้อมูลในตารางแสดงให้เห็นว่า วงจรรูปที่ 3 ที่นำเสนอนี้มีข้อดีหลายหลายที่เหนือกว่าเช่น ใช้แรงดันไฟเลี้ยงได้กว้างกว่า ไม่ใช้แหล่งจ่ายกระแส มีช่วงอินพุตและเอาต์พุตปฏิบัติงานกว้างกว่านอกจากนั้น

ยังสามารถทำงานที่แรงดันไฟเลี้ยงต่ำมากเพียง $\pm 0.25V$ และแรงดันเอาต์พุต มี 2 เอาต์พุตที่มีเฟสต่างกัน แต่อย่างไรก็ตามเมื่อเทียบด้านต้นทุน (คิดจากจำนวนทรานซิสเตอร์และจำนวนแหล่งจ่ายกระแสไฟฟ้า) พบว่ารูปที่ 3 (ที่นำเสนอ) มีต้นทุนมากที่สุดรวมถึงความซับซ้อนของวงจรก็จะแปรผันตรงตามต้นทุนด้วย

ตารางที่ 3 เปรียบเทียบวงจรรูปที่ 4 งานวิจัยอื่นที่ผ่านมา

ปัจจัย	Fig. 4	Ref [8]	Ref [12]
แรงดันไฟเลี้ยง	$\pm 0.7V^*$	$\pm 2.5V$	$\pm 0.5V$
	$\pm 0.25V^{**}$		
ช่วงอินพุต	$200\mu A^*$	$500\mu A$	$10\mu A$
	$10nA^{**}$		
ช่วงเอาต์พุต	$300\mu A^*$	$600\mu A$	$2\mu A$
	$4nA^{**}$		
จำนวนทรานซิสเตอร์	12	24	9
จำนวนแหล่งจ่ายกระแส	-	1	1
จำนวนแหล่งจ่ายแรงดัน	-	2	-
ต้นทุน	ปานกลาง	สูงสุด	ต่ำสุด
กำลังไฟฟ้าที่สูญเสีย	$757\mu W^*$	$5mw$	$26\mu w$
	$53nW^{**}$		
เทคโนโลยี(μm)	0.25	0.25	0.25

ตารางที่ 3 แสดงการเปรียบเทียบวงจรรูปที่ 4 กับงานวิจัยอื่นที่ผ่านมาที่มีอินพุตและเอาต์พุตเป็นสัญญาณกระแส จากข้อมูลในตารางแสดงให้เห็นว่าวงจรรูปที่ 4 ที่นำเสนอ มีข้อดีหลายหลายที่เหนือกว่าเช่น ใช้แรงดันไฟเลี้ยงที่กว้างกว่า ไม่ใช้แหล่งจ่ายกระแส นอกจากนั้นยังสามารถทำงานที่แรงดันไฟเลี้ยงต่ำมากเพียง $\pm 0.25V$ เมื่อเทียบด้านต้นทุน (คิดจากจำนวนทรานซิสเตอร์ จำนวนแหล่งจ่ายกระแสและจำนวนแหล่งจ่ายแรงดัน) พบว่ารูปวงจรที่ 4 (ที่นำเสนอ) มีต้นทุนที่ต่ำกว่า Ref [8] มาก แต่มีต้นทุนที่สูงกว่า Ref [12] เล็กน้อย ขณะที่ความซับซ้อนของวงจรจะแปรผันตรงตามต้นทุนเช่นกัน

4. สรุป

บทความนี้เป็นการออกแบบวงจรที่สงวนจำนวนสองวงจรรวมวงจรแรกให้อาต์พุตเป็นสัญญาณแรงดันวงจรที่สองให้อาต์พุตเป็นสัญญาณกระแส ลักษณะเด่นที่สำคัญของวงจรที่สองทั้งสองวงจรถือ วงจรทั้งคู่ออกแบบให้ทรานซิสเตอร์ทำงานได้ทั้งช่วง strong inversion และ weak inversion โดยไม่ต้องเปลี่ยนแปลงโครงสร้างใดๆของวงจรทำให้วงจรรวมทั้งสองนี้สามารถทำงานในช่วงแรงดันไฟเลี้ยงที่กว้าง การทดสอบการทำงานของวงจรรวมใช้โปรแกรม Spice เมื่อใช้ไฟเลี้ยงประมาณ $\pm 0.7V$ หรือให้ ทรานซิสเตอร์ทำงานได้ช่วง strong inversion พบว่าวงจรมีช่วงปฏิบัติงานอินพุตและเอาต์พุตที่กว้างประมาณ $200\mu A - 300\mu A$ และกำลังไฟที่สูญเสียประมาณ $600\mu W - 750\mu W$ ขณะที่เมื่อใช้ไฟเลี้ยงประมาณ $\pm 0.25V$ หรือให้ทรานซิสเตอร์ทำงานได้ช่วง weak inversion พบว่าวงจรมีช่วงปฏิบัติงานอินพุตและเอาต์พุตที่กว้างประมาณ $10nA - 20nA$ และกำลังไฟที่สูญเสียประมาณ $30nW - 50nW$ ผลการทดสอบทั้งหมดถูกเปรียบเทียบกับค่าทฤษฎีพบว่ามีความใกล้เคียงกันมาก นั้นยืนยันว่าวงจรมีที่นำเสนอทำงานได้ผลลัพธ์ที่สอดคล้องกับการวิเคราะห์ทางทฤษฎี

เอกสารอ้างอิง

- [1] E. O. Doebelin, "Measurement systems: Application and Design," New York, McGraw Hill, 1990.
- [2] J. Millman and A. Grabel, "Microelectronics," New York, McGraw Hill, 1987.
- [3] S. I. Liu, "Square-rooting and vector summation circuits using current conveyors," *IEE Proceedings G-Circuits, Devices and Systems*, vol.142, pp. 223-226, 1995.
- [4] V. Rievaraja, "A simple square rooting circuit using OTA," *Electronic Letters*, Vol.44, Issue 17, pp.1000-1002, 2008.

- [5] V. Rievuraja and T. Kamsri, “ Square - rooting and absolute function circuits using operational amplifiers,” *IET circuits, Devices & systems*, Vol. 3, pp.55-63, 2009.
- [6] K.C. Selvam, “ Double dual slope square rooter,” *IET The journal of Engineering*, Vol 2014, pp.32-33, 2014.
- [7] I. Chaisayun , “ A simple and low cost square - rooting circuit employing commercial devices ,” in Proc. *The 5th International Electrical Engineering Congress (IEECON2017)* , March 8-10, 2017, pp. 759-762.
- [8] P. Phatsornsiri, M. Kumngern, and K. Dejhan, “ Current - Mode Square – Rooting Circuit Using CCDVCC ,” *Ladkrabang Engineering Journal*, Vol. 28, No. 2, June 2011(in Thai).
- [9] I. Chaisayun, “A current - mode square - rooting circuit using negative feedback technique,” in Proc. *The 4 th international conference on electrical Engineering / electronics Computer, telecommunications and information technology (ECTI-CON 2007)* , 2007, pp. 77–84.
- [10] C. Sakul, “A cmos square rooting circuit,” in Proc. *The 23 International Technical Conference on Circuits /Systems, Computers and Communications (ITC- CSCC2008)* , 2008, pp. 537-540.
- [11] C. Sakul and K. Dejhan, “ Squaring and Square-Root Circuits based on Flipped Voltage Follower and Applications,” *Journal of Information Systems and Telecommunication Engineering*, Vol.1, pp.19-24, 2010.
- [12] S. Piangpratong and I. Chaisayun, “A low voltage CMOS square - rooting circuits,” in Proc. *International Technical Conference on Circuits /Systems, Computers and Communications (ITC-CSCC2018)*, 2018, pp.797-800.
- [13] I. Chaisayun, “A wide-supply – voltage - range CMOS squarer,” in Proc. *The 16th international Conference on electrical Engineering/ Electronics Computer, telecommunications and information Technology (ECTI - CON 2019)*, 2019, pp.174-177.
- [14] J.M. Rocha – Perez , G. Zamora - Mejia, A.Diaz-Armendariz , A.I. Bautista - Castillo, A. Diaz-Sanchez, J. Ramirez -Angulo “, A Compact Four Quadrant CMOS Analog Multiplier,” *International Journal of Electronics and Communications*, Vol. 108, pp.53-61, 2019.

ประวัติผู้ประพันธ์



นายอิทธิพงษ์ ชัยสายันท์

สำเร็จการศึกษา ปริญญาตรี โท เอก ทางด้านวิศวกรรมไฟฟ้า จากสถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง ปัจจุบันเป็นอาจารย์ประจำ มหาวิทยาลัยเอเชียอาคเนย์



นายสมเกียรติ เพียงพรานทอง

สำเร็จการศึกษา ปริญญาตรี วิศวกรรมไฟฟ้า จากมหาวิทยาลัยเอเชียอาคเนย์ และ ระดับปริญญาโท และเอก สาขาวิชาวิศวกรรมไฟฟ้า จากสถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง ปัจจุบันเป็น อาจารย์ประจำ มหาวิทยาลัยเอเชียอาคเนย์